PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-027965

(43) Date of publication of application: 29.01.1999

(51)Int.CI.

HOTL 41/09 HO3K 17/66

(21)Application number: 09-174396

(71)Applicant: NIKON CORP

(22)Date of filing:

30.06.1997


(72)Inventor: GONDA TSUNEMI

(54) DRIVE FOR CAPACITIVE LOAD

(57)Abstract:

PROBLEM TO BE SOLVED: To conduct control with the switching signal of a digital IC which is used generally complementarily opening and closing the third and fourth switching elements with the switching signal involving a signal level, based on the potentials of the third and fourth power sources.

SOLUTION: A switching circuit is provided with the emitter terminal of a PNP transistor TR1 connected to the first power source (+30 V), the emitter terminal of a NPN transistor TR2 connected to the second power source (-30 V), the emitter terminal of a NPN transistor (third switching element) TR3 connected to the third power source GND (ground), and the emitter terminal of a PNP transistor (fourth switching element) TR4 connected to the fourth power source (+5 V) through a diode. It is thus possible to supply a drive voltage of high potential to capacitive load such as a piezoelectric element and generate and control its control signal with a digital IC, which used generally for a logical circuit or the like.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-27965

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl. 6	識別記号	F I	
H 0 2 N	2/00	H 0 2 N	2/00 C
H01L	41/09	H03K	17/66 · C
H 0 3 K	17/66	H01L	41/08 C

審査請求 未請求 請求項の数3 OL (全 8 頁)


(21)出願番号	特願平9-174396	(71)出願人	000004112
			株式会社ニコン
(22)出願日	平成9年(1997)6月30日		東京都千代田区丸の内3丁目2番3号
		(72)発明者	権田 常躬
			東京都千代田区丸の内3丁目2番3号 株
			式会社ニコン内
		(74)代理人	弁理士 永井 冬紀

(54) 【発明の名称】 容量性負荷の駆動装置

(57)【要約】

【課題】 論理回路などに一般に使用されるデジタル I Cのスイッチング信号により制御されることを可能とする容量性負荷駆動装置を提供すること。

【解決手段】 容量性負荷に相互に相補型の第1のスイッチング素子と第2のスイッチング素子を介して高電圧の駆動電圧を供給し、第1のスイッチング素子は第3のスイッチング素子によりスイッチング制御され、第2のスイッチング素子は第3のスイッチング素子と相補型の第4のスイッチング素子によりスイッチング制御され、第3のスイッチング素子および第4のスイッチング素子は、デジタルICの信号レベルでスイッチング制御される。



【特許請求の範囲】

【請求項1】第1の電源と第2の電源との間に直列接続された互いに相補型の第1および第2のスイッチング素子と、

前記第1のスイッチング素子を開閉する第3のスイッチング素子と、

前記第3のスイッチング素子と相補型でありかつ前記第 2のスイッチング素子を開閉する第4のスイッチング素 子とを備え、前記第1および第2のスイッチング素子の 接続点に容量性負荷を接続する容量性負荷駆動装置にお 10 いて、

前記第3のスイッチング素子は、前記第1の電源と第2 の電源の間の電位を有し、自己のスイッチングの基準と なる第3の電源に接続され、

前記第4のスイッチング素子は、前記第1の電源と第2 の電源の間の電位を有し、自己のスイッチングの基準と なる第4の電源に接続され、

前記第3および第4のスイッチング素子は、前記第3の 電源と前記第4の電源の電位に基づく信号レベルを有す るスイッチング信号により相補に開閉されることを特徴 20 とする容量性負荷駆動装置。

【請求項2】ハイ信号レベルとロー信号レベルとを有するスイッチング信号に応じて容量性負荷の充放電を行わせる容量性負荷駆動装置において、

第1の電源にエミッタを接続し、容量性負荷にコレクタ を接続する第1のPNPトランジスタと、

第2の電源にエミッタを接続し、コレクタを前記第1の PNPトランジスタのコレクタおよび容量性負荷に接続 する第1のNPNトランジスタと、

前記第1のPNPトランジスタのベースにコレクタを接 30 続し、第3の電源にエミッタを接続し、ベースに接続される第1の端子にスイッチング信号が入力される第2の NPNトランジスタと、

前記第1のNPNトランジスタのベースにコレクタを接続し、第4の電源にエミッタを接続し、ベースに接続される第2の端子にスイッチング信号が入力される第2の PNPトランジスタと、

前記第1の端子と前記第3の電源との間に挿入される前記第2のNPNトランジスタのベース電流を規定する第1の抵抗素子と、

前記第2の端子と前記第4の電源との間に挿入される前 記第2のPNPトランジスタのベース電流を規定する第 2の抵抗素子と、

前記第1のPNPトランジスタのベースと前記第3の電源との間に挿入されて、前記第1のPNPトランジスタのベース電流を規定する第3の抵抗素子と、

前記第1のNPNトランジスタのベースと前記第4の電源との間に挿入されて、前記第1のNPNトランジスタのベース電流を規定する第4の抵抗素子とを備え、

前記第3の電源の電位は、スイッチング信号のロー信号 50 れ、容量性負荷502に正電源506から駆動電圧が供

レベルの基準となる電位の電源でありかつ前記第1の電源の電位よりも低く、

前記第4の電源の電位は、スイッチング信号のハイ信号 レベルの基準となる電位の電源でありかつ前記第2の電 源の電位よりも高いことを特徴とする容量性負荷駆動装 置。

【請求項3】請求項1または2記載の容量性負荷装置に おいて、

前記第4の電源はスイッチング信号を生成するために使用される論理回路用電源のプラス電位側であり、前記第3の電源はこの論理回路用電源のグランド電位側であることを特徴とする容量性負荷駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、容量性負荷の駆動 装置、特に振動アクチュエータにおける圧電素子などの 容量性負荷を駆動する駆動装置に関する。

[0002]

40

【従来の技術】弾性体の表面に例えば圧電素子を接合し、この圧電素子に駆動電圧を印加して弾性体に複数の振動モードを調和的に発生させ、これにより弾性体表面に物理的な楕円運動を発生させ、この弾性体に加圧接触される相対運動部材を駆動する振動アクチュエータが知られている。この種の振動アクチュエータにおいて、超音波の振動域を利用したものを超音波振動アクチュエータあるいは超音波モータと呼ばれている。

【0003】上記振動アクチュエータを駆動する場合、一般に駆動用超音波電源は低電位の直流電源を半導体によりスイッチング動作をさせ昇圧トランスにより高電圧に昇圧して供給している。しかし、オープンループでありかつスイッチングトランスは巻き線によるインピーダンスを持つために振動アクチュエータの負荷変動等による電流変化が、出力電圧変化を誘導し結果として速度変動、トルク変動等を来たし振動アクチュエータの各種の制御性能を低下させる原因となる。

【0004】また、図7に示すように高電圧を直接半導体素子で制御する容量性負荷駆動装置がある(例えば、特開平9-9650号公報)。図7の容量性負荷駆動装置は、差動増幅器501から0Vを中心として上下に変動する制御信号Veを出力することにより圧電素子である容量性負荷502の充放電動作を行わせるものである

【0005】動作を簡単に説明すると、差動増幅器501からの制御信号Veがグランド端子504に対して+0.6V程度以上になるとNPNトランジスタ503のベース・エミッタ間にベース電流が流れ始め、それに応じてコレクタ電流が流れる。このコレクタ電流はPNPトランジスタ505のベース電流となりこのベース電流に応じてPNPトランジスタ505のコレクタ電流が流れ、容量性免疫502に正常順506から駆動電圧が供

20

給される。このとき、PNPトランジスタ507にも制 御信号Veが印加されるが、0.6 V程度以上であるの でベース電流は流れずPNPトランジスタ507は動作 しない。PNPトランジスタ507が動作しないとNP Nトランジスタ508にもベース電流は流れずNPNト ランジスタ508はオフ状態である。

【0006】次に、差動増幅器501からの制御信号V eがグランド端子504に対して-0.6V程度以下に なるとPNPトランジスタ507のエミッタ・ベース間 にベース電流が流れ、それに応じてコレクタ電流が流れ 10 る。このコレクタ電流はNPNトランジスタ508のベ ース電流となりこのベース電流に応じてNPNトランジ スタ508にコレクタ電流が流れ、容量性負荷502に 充電された電位は負電源509に向けて放電がなされる と共に逆方向に充電される。すなわち、容量性負荷50 2に負電源509から負の駆動電圧が供給されることに なる。このとき、NPNトランジスタ503にも制御信 号Veが印加されるが、-0.6V程度以下であるので ベース電流は流れずNPNトランジスタ503は動作し ない。NPNトランジスタ503が動作しないとPNP トランジスタ505にもベース電流は流れずPNPトラ ンジスタ505はオフ状態である。

【0007】このようにして、低電位の差動増幅器50 1の出力信号により、容量性負荷502に電源506、 509で規定される高電位の電圧を供給することができ る。トランジスタ等の耐圧にもよるが数100Vの駆動 電圧を制御することができる。従って、この種の容量性 負荷駆動装置を振動アクチュエータに使用すると上述し た昇圧トランスを使用する必要がなく、昇圧トランスに よる前記問題点を解決することができる。

[0008]

【発明が解決しようとする課題】しかし、振動アクチュ エータでは容量性負荷である圧電素子に印加する駆動電 圧は、一定の周波数を有する周期信号である。従って、 その周期信号を制御するには一般のロジック回路に使用 される5V電源等で動作するデジタルICを使用すると 便利である。ところが、上記の図7の回路では、制御信 号を±に振る必要があり、上述した一般のデジタルIC を使用することが難しい。また、図7の回路は、各トラ ンジスタの非飽和領域の特性を利用するものであり、デ 40 ジタルICを利用したデジタル信号によるスイッチング 制御を有効に行うことができない。

【0009】本発明の目的は、論理回路などに一般に使 用されるデジタルICのスイッチング信号により制御さ れることを可能とする容量性負荷駆動装置を提供するこ とにある。

[0010]

【課題を解決するための手段】実施の形態を示す図5に 対応づけて本発明を説明する。上記目的を達成するため

源-30 V との間に直列接続された互いに相補型の第1 および第2のスイッチング素子TR1、TR2と、第1 のスイッチング素子TR1を開閉する第3のスイッチン グ素子TR3と、第3のスイッチング素子TR3と相補 型でありかつ第2のスイッチング素子TR2を開閉する 第4のスイッチング素子TR4とを備え、第1および第 2のスイッチング素子TR1、TR2の接続点23に容 量性負荷を接続する容量性負荷駆動装置に適用され、第 3のスイッチング素子TR3は、第1の電源+30Vと 第2の電源-30Vの間の電位を有し、自己のスイッチ ングの基準となる第3の電源GNDに接続され、第4の スイッチング素子TR4は、第1の電源+30Vと第2 の電源-30Vの間の電位を有し、自己のスイッチング の基準となる第4の電源+5Vに接続され、第3および 第4のスイッチング素子TR3、TR4は、第3の電源 GNDと第4の電源+5Vの電位に基づく信号レベルを 有するスイッチング信号により相補に開閉されるもので ある。請求項2の発明は、ハイ信号レベルとロー信号レ ベルとを有するスイッチング信号に応じて容量性負荷の 充放電を行わせる容量性負荷駆動装置に適用され、第1 の電源+30Vにエミッタを接続し容量性負荷にコレク タを接続する第1のPNPトランジスタTR1と、第2 の電源-30Vにエミッタを接続しコレクタを第1のP NPトランジスタTR1のコレクタおよび容量性負荷に 接続する第1のNPNトランジスタTR2と、第1のP NPトランジスタTR1のベースにコレクタを接続し第 3の電源GNDにエミッタを接続しベースに接続される 第1の端子21にスイッチング信号が入力される第2の NPNトランジスタTR3と、第1のNPNトランジス タTR2のベースにコレクタを接続し第4の電源+5V にエミッタを接続しベースに接続される第2の端子22 にスイッチング信号が入力される第2のPNPトランジ スタTR4と、第1の端子21と第3の電源GNDとの 間に挿入される第2のNPNトランジスタTR3のベー ス電流を規定する第1の抵抗素子R3と、第2の端子2 2と第4の電源+5Vとの間に挿入される第2のPNP トランジスタTR4のベース電流を規定する第2の抵抗 素子R6と、第1のPNPトランジスタTR1のベース と第3の電源GNDとの間に挿入されて、第1のPNP トランジスタTR1のベース電流を規定する第3の抵抗 素子R4と、第1のNPNトランジスタTR2のベース と第4の電源+5Vとの間に挿入される第1のNPNト ランジスタTR2のベース電流を規定する第4の抵抗素 子R7とを備え、第3の電源GNDの電位はスイッチン グ信号のロー信号レベルの基準となる電位の電源であり かつ第1の電源+30Vの電位よりも低く、第4の電源 +5Vの電位はスイッチング信号のハイ信号レベルの基 準となる電位の電源でありかつ第2の電源-30Vの電 位よりも高くするものである。請求項3の発明は、請求 に、請求項1の発明は、第1の電源+30Vと第2の電 50 項1または2記載の容量性負荷装置において、第4の電

源+5 V はスイッチング信号を生成するために使用され る論理回路用電源のプラス電位側であり、第3の電源G NDはこの論理回路用電源のグランド電位側としたもの である。

【0011】なお、上記課題を解決するための手段の項 では、分かりやすく説明するため実施の形態の図5と対 応づけたが、これにより本発明が実施の形態に限定され るものではない。

[0012]

【発明の実施の形態】図1は振動アクチュエータ1を駆 10 動する駆動装置の実施の形態の構成図である。図2はこ の振動アクチュエータ1の概略構成を説明する斜視図で ある。

【0013】図2において、振動アクチュエータ1は、 弾性体101の表面に2個の圧電素子102、103が 接着接合され、この圧電素子102、103に位相の異 なる駆動電圧を印加することにより弾性体101に複数 の振動モードを調和的に発生させ、駆動力取り出し部1 04、105に物理的な楕円運動を発生させ、この駆動 力取り出し部104、105に不図示の付勢部材により 加圧接触される相対運動部材106を相対運動させて駆 動するものである。107、108は弾性体101の振 動状態をモニタする振動モニタ用圧電素子である。以上 の動作原理は公知であるので詳細な説明は省略する(例 えば特開平8-184769号公報を参照)。

【0014】この振動アクチュエータ1の2個の圧電素 子102、103に印加する駆動電圧を発生させる駆動 装置について、以下図1~図5を使用して詳細に説明す

【0015】図1は、本発明の第1の実施の形態である 駆動装置の構成を示す構成図である。この駆動装置は、 駆動電圧の周波数を規定する発振回路2と、2個の圧電 素子102、103へ互いに位相の異なる信号を印加す るために異なる位相信号を生成する移相回路3と、ディ レイ回路4A、4Bと、半導体素子を用いたスイッチン グ回路5A、5Bとを備えている。発振回路2で生成さ れた一定の周波数を有する信号は、移相回路2でπ/2 位相の異なる2つの信号とされる。これらの信号はディ レイ回路4A、4Bにそれぞれ入力され、スイッチング 回路5A、5Bにおける出力トランジスタのオンが重な 40 らないように遅延がかけられた上で、スイッチング回路 5A、5Bに入力される。スイッチング回路5A、5B は、入力された信号に基づき内部の半導体素子を動作さ せることにより最大値約±30Vの値を持つ駆動電圧を 生成する。

【0016】図3は、発振回路2と移相回路3において π/2位相が異なる2つの信号が生成される様子を説明 するタイミングチャートである。発振回路2から出力さ れる一定周波数のパルス信号は、移相回路3を構成する 2個のDタイプフリップフロップ9、10にクロック信 50 子は-30Vの電源にNPNトランジスタTR3のエミ

号として入力される。2個のDタイプフリップフロップ 9、10はその出力Q、NQとデータ入力端子Dとがた すきがけに接続され、図3のQ1、Q2の信号が生成さ れるように構成されている。すなわち、信号Q1、Q2 は共にクロック4個分で1周期を構成し、信号Q1と信 号Q2は丁度1/4周期分すなわちπ/2位相がずれて いる。信号Q1はディレイ回路4Aに、信号Q2はXO Rゲート6を経由してディレイ回路4Bにそれぞれ入力 される。

【0017】ディレイ回路4Aとディレイ回路4Bは、 同一の構成による回路であり、後述するスイッチング回 路5A、5Bの2個の出力トランジスタのオンオフの切 り替わり時において、同時にオンする状態を確実に防止 するためそれぞれの信号にディレイを持たせる回路であ る。図4は、ディレイ回路4A、4Bの動作を説明する タイミングチャートである。以下、図1、図4を使用し て、移相回路3により生成された信号Q1について、デ ィレイ回路4Aの動作を説明する。信号Q2およびディ レイ回路4Bは考え方は同様であるのでその説明を省略 する。ディレイ回路4A、4Bに入力される信号D/S は、本駆動装置をドライブ状態にするかストップ状態に するかを決める信号であり、ここでの説明では常にドラ イブ状態すなわちハイ(HIGH)信号が入力されてい る前提で説明を進める。駆動装置による駆動を止めたい 場合は信号D/Sをロー(LOW)にすればよい。

【0018】3入力のANDゲート7には、この信号D /S、信号Q1、および信号Q1に対して抵抗R1とコ ンデンサC1の時定数で規定される時間 t のディレイを 持たせた信号QD1が入力される。信号D/Sは常にハ イ (HIGH) であり、信号Q1と信号QD1のAND が取られた信号S1が生成される。NANDゲート8に は、信号D/S、信号Q1の反転信号QN1、および信 号QN1を上記と同様に抵抗R2とコンデンサC2の時 定数で規定される時間 t のディレイを持たせた信号QN D1が入力される。抵抗R1とR2およびコンデンサC 1とC2は同じ値でよい。信号D/Sは常にハイ(HI GH) であり、信号QN1と信号QND1のNANDが 取られた信号S2が生成される。

【0019】上記により、図4に示す通り、信号S1の 立ち下がり時と信号S2の立ち下がり時および信号S2 の立ち上がり時と信号S1の立ち上がり時両方において 時間 t の間隔を有し、信号S1のハイ (HIGH) 信号 と信号S2のロー(LOW)信号は確実に重ならないよ うに生成される。信号S1および信号S2はスイッチン グ回路5Aに入力される。

【0020】図5はスイッチング回路5Aの原理図であ る。スイッチング回路5Bも同じ構成である。図5にお いて、PNPトランジスタTR1のエミッタ端子は+3 0 Vの電源に、NPNトランジスタTR2のエミッタ端

ッタ端子はGND(接地)に、PNPトランジスタTR 4のエミッタ端子はダイオードを経由して+5 V電源 に、それぞれ接続されている。前述の移相回路3および ディレイ回路4Aで使用されているフリップフロップや ゲートは一般の論理(ロジック)回路に使用される+5 V電源で動作するデジタルICであり、例えばTTLや CMOS素子である。従って、ハイ(HIGH)信号は 4 V前後の電位を持ち、ロー(LOW)信号は0.5 V 前後の電位を有する。

【0021】端子21にディレイ回路4Aから信号S1 のハイ (HIGH) 信号が入力されると、NPNトラン ジスタTR3のベース・エミッタ間に抵抗R3で規定さ れるベース電流が流れ、NPNトランジスタTR3はオ ンする。NPNトランジスタTR3がオンするとPNP トランジスタTR1のエミッタ・ベース間に抵抗R4で 規定されるベース電流が流れPNPトランジスタTR1 はオンする。PNPトランジスタTR1がオンすると端 子23に約+30Vの電圧が供給される。

【0022】端子21に入力する信号S1がハイ(HI GH) になると、端子22に入力する信号S2も同様に 20 ハイ (HIGH) 信号となる。PNPトランジスタTR 4のベース端子にハイ (HIGH) 信号が入力されると 抵抗R5で+5V電源にプルアップされているため、P NPトランジスタTR4のエミッタ・ベース間にはベー ス電流が流れず、PNPトランジスタTR4はオフされ る。PNPトランジスタTR4がオフされているとNP NトランジスタTR2のベース・エミッタ間のベース電 流も流れず、NPNトランジスタTR2はオフされる。 従って、PNPトランジスタTR1がオンしNPNトラ O Vの電圧が供給される。

【0023】次に、端子21に信号S1のロー(LO W) 信号が入力されると、NPNトランジスタTR3の ベース・エミッタ間にはオンするだけの十分なベース電 流が流れず、NPNトランジスタTR3はオフ状態であ る。NPNトランジスタTR3がオフであるとPNPト ランジスタTR1のエミッタ・ベース間のベース電流も 流れずPNPトランジスタTR1はオフする。

【0024】信号S1にロー(LOW) 信号が入力され ているときは、信号S2にもロー(LOW)信号が入力 40 されている。PNPトランジスタTR4のベース端子に ロー(LOW)信号が入力されるとPNPトランジスタ TR4のエミッタ・ベース間には抵抗R6で規定される・ ベース電流が流れ、PNPトランジスタTR4はオンさ れる。PNPトランジスタTR4がオンするとNPNト ランジスタTR2のベース・エミッタ間に抵抗R7で規 定されるベース電流が流れ、NPNトランジスタTR2 がオンされる。NPNトランジスタTR2がオンすると 端子23は-30Vの電源と導通状態になる。

【0025】従って、PNPトランジスタTR1がオフ 50 をFETトランジスタやIGBTやその他のスイッチン

しNPNトランジスタTR2はオンしているので、端子 23は-30 V電源と導通状態になり、約-30 Vの電 圧が供給されることになる。

【0026】上記のようにして、5V以下の振幅を有す るスイッチング信号のハイ (HIGH) /ロー (LO W) 信号により端子23に約±30Vでスイッチングさ れる高駆動電圧の供給を可能としている。上記におい て、PNPトランジスタTR1がオンしているときはN PNトランジスタTR2はオフしており、PNPトラン 10 ジスタTR1がオフしているときはNPNトランジスタ TR2はオンしているが、さらに、図4のt時間の間は 両トランジスタとも共にオフとなる。従って、両トラン ジスタのオンオフの切り替わり時に過度的に両トランジ スタを貫通する電流が流れることがなく、無駄な電力を 消費せず、また過度な電流によりトランジスタなどの素 子を破壊したり信頼性を低下させたりすることもない。 【0027】上記により生成された約±30Vのスイッ チングされた駆動電圧は、図1において、スイッチング 回路 5 A からは A 相信号として振動アクチュエータ 1 の 一つの圧電素子に供給され、スイッチング回路 5 Bから はA相信号に対してπ/2位相がずれたB相信号として 振動アクチュエータ1の他の圧電素子に供給される。図 1の信号R/Lは不図示の制御回路から供給される信号 であり、振動アクチュエータの駆動方向を、右方向ある いは左方向(回転型振動アクチュエータにあっては右回 転か左回転)かを規定するものである。すなわち、信号 R/Lがハイ (HIGH) かロー (LOW) かによっ て、図3の信号Q2を反転させるかしないかを決め、そ れによりディレイ回路4Bに入力される信号Q2を信号 ンジスタTR2はオフされるので、端子23には約+3 30 Q1に対して π /2位相を遅らせた信号にするか、 π / 2位相を進めた信号にするかを決める。これにより、振 動アクチュエータ1の駆動方向を制御することができ る。

【0028】図6は、図5の原理図を実際の適用回路に 近い形で表した回路図である。図5におけるPNPトラ ンジスタTR1およびNPNトランジスタTR2が、そ れぞれ2段のPNPトランジスタTR5、TR6および NPNトランジスタTR7、TR8で構成されている。 動作原理としては図5と同様であるのでその説明を省略 する。

【0029】このようにして、出力に昇圧トランスを使 用しなくても圧電素子などの容量性負荷に高電位の駆動 電圧を供給することを可能にするとともに、その制御信 号を論理回路などに一般に使用されるデジタルICによ り容易に生成して制御することができる。

【0030】なお、上記実施の形態ではNPNトランジ スタ、PNPトランジスタのバイポーラトランジスタの 実施の形態について説明をしたが、本発明はこれらに限 定される必要はない。これらのバイポーラトランジスタ

グ素子に置き換えることもできる。また、スイッチング 信号を制御する回路として+5Vで動作するTTLある いはCMOSレベルのデジタルICについて説明をした が、これに限定される必要はない。+3Vで動作するデ ジタルICやその他の電源で動作するデジタルICにつ いても適用することができる。また、マイクロプロセッ サやゲートアレイやその他のLSIにより制御するよう にしてもよい。さらに、駆動電圧として±30Vの例で 説明をしたがこの値に限定される必要はない。使用する トランジスタ等の耐圧にもよるが土数100Vの駆動電 10 た回路図。 圧にも適用できるし、また逆に±30V以下の駆動電圧 にも適用できる。また、駆動電圧は必ずしもプラスマイ ナス対称の値を有する必要はなく、プラス側マイナス側 がそれぞれ異なる値の電源であってもよい。

[0031]

【発明の効果】本発明は、以上説明したように構成して いるので、次のような効果を奏する。請求項1の発明 は、第3の電源と第4の電源の電位に基づく信号レベル を有するスイッチング信号により相補にスイッチング素 子を開閉するようにしているので、出力に昇圧トランス 20 を使用しなくても接続される容量性負荷に高電位の駆動 電圧を供給することを可能にするとともに、その制御信 号を論理回路などに一般に使用されるデジタルICなど により容易に生成して制御することができる。請求項2 の発明は、スイッチング素子にバイポーラトランジスタ を使用して請求項1と同様の効果を奏する。請求項3の 発明は、スイッチング信号を生成するために使用される 論理回路用電源を有効に利用することができる。

【図面の簡単な説明】

【図1】振動アクチュエータを駆動する駆動装置の実施 30 の形態の構成図。

【図2】図1の振動アクチュエータの概略構成を説明す る斜視図。

10

【図3】発振回路と移相回路において π/2位相が異な る2つの信号が生成される様子を説明するタイミングチ

【図4】ディレイ回路の動作を説明するタイミングチャ

【図5】スイッチング回路の原理図。

【図6】図5の原理図を実際の適用回路に近い形で表し

【図7】 高電圧を直接半導体で制御する容量性負荷駆動 装置の従来技術の図。

【符号の説明】

- 1 振動アクチュエータ
- 2 発振回路
- 3 移相回路
- 4A、4B ディレイ回路
- 5A、5B スイッチング回路
- 6 XORゲート
- 7 ANDゲート
 - 8 NANDゲート
 - 9、10 Dタイプフリップフロップ

C1、C2 コンデンサ

R1~R7 抵抗

TR1、TR4、TR5、TR6 PNPトランジスタ TR2、TR3、TR7、TR8 NPNトランジスタ

101 弾性体


102、103 圧電素子


104、105 駆動力取り出し部

106 相対運動部材


107、108 振動モニタ用圧電素子

[図2]







【図3】



【図4】



【図6】



【図7】

